FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。 本文对AXI4-FULL总线接口进行了封装，同时定义了简单的APP接口提供用户调用AXI4总线实现数据交互。 这个IP 我们命名为FDMA(Fast Direct Memory Access)。 基于前面5篇文章中5个实验，我们已经掌握了AXI4总线协议，现在我们编写一个自定义的AXI-Lite-Slave GPIO IP,并且用编写的AXI-Lite-Master IP对齐进行仿真验证和上板验证。 基于前面5篇文章中5个实验，我们已经掌握了AXI4总线协议，现在我们编写一个自定义的AXI-Lite-Slave GPIO IP，并且用编写的AXI-Lite-Master IP对其进行仿真验证和上板验证。 FDMA的读写代码高度对称，以上源码和以下波形图都和写操作类似，理解起会提高很多效率。
修改的这部分代码支持Memory的任意长度设置(FPGA内部RAM会消耗资源)，其中参数USER_NUM_MEM用于定义RAM的长度，我们一次FDMA的burst长度应该小于等于USER_NUM_MEM这个参数。 设置完成，uisrc/03_ip/uifdma路径下多出2个文件，这个两个文件就是定义了自定义的总线接口。 AXI4总线最大的burst lenth是256，而经过封装后，用户接口的fdma_size可以任意大小的，fdma ip内部代码控制每次AXI4总线的Burst长度，这样极大简化了AXI4总线协议的使用。 由于AXI4总线协议直接操作起来相对复杂一些，容易出错，因此我们封装一个简单的用户接口，间接操作AXI4总线会带来很多方便性。 这个IP的源码可以基于axi-full-slave的模板简单修改就可以实现。
找到以下路径，中saxi_full_v1_0_S00_AXI.v文件，并且对齐修改。 这节课的源码文件已经编写好了，我们直接拿来使用。 新建2个文件，把源码文件 maxi_lite_gpio.v和saxi_lite_gpio.v并且方便放入03_ip/maxi_lite文件夹和03_ip/saxi_lite文件夹。 这里一次rburst_len_req多产生一次，但是结果却不影响，大家可以思考下。
和写操作不同，可以看到读操作的等待较长时间后才获取到数据。 我先讲解如何封装FDMA Download Windows 11 Cracked IP,之后再分析源码。 封装IP少不了源码，这里是利用已经编写好的uiFDMA.v进行封装。 我们把修改后的代码命名为saxi_full_mem.v修改其中的部分代码，关键部分是memory部分定义。 以上代码中调用的system.bd的图形代码接口。 在状态机中，每次写262个长度32bit的数据，再读出来判断数据是否正确。